|
|
Avnet Japan開催Xilinxトレーニング
| | |
FPGAの設計フローを、ISE Foundationを使用して体験できます。
開催時間
| 1日コース（10:00～17:00） |
定員 |
東京会場
8名様
大阪会場
6名様
|
受講料 |
無償
|
|
|
| 
使用ツール
|
- ISE Foundation
- Active-HDL
|
対象 | |
ISEを使用してXilinxFPGAを設計する予定の方
|
参加条件 |
- デジタル回路の基礎知識と設計経験のある方
- HDL(VHDLまたはVerilog)の基礎知識のある方
|
コース内容 |
- ISE Foundationを使用したHDLでのXilinx設計フローを学ぶことを目標とします
- ISE Foundationを使用し、プロジェクトの作成からXSTによる合成とインプリメンテーションの方法について説明します
- ISE FoundationからModelSimXEを起動してシミュレーションする方法についてご説明します。
- 演習では、Core Generatorで生成したコアを含むデザイ ンをインプリメントする手順、またデモボードへのダウンロードを体験して頂きます。
※CPLDで設計される方は、CPLD入門コースへのお申し込みをおすすめします
| | | |
|
開催日 |
|
| 開催日 | 会場 | 受付状態 | 備考 |
| |
| 2012/02/16
～ 2012/02/16 | 東京 | 受付終了 | 申し込み締切：3営業日前までになります。
トレーニング時間 10:00-17:00 |
| |
| 2012/03/02
～ 2012/03/02 | 東京 | 受付終了 | 申し込み締切：3営業日前までになります。
トレーニング時間 10:00-17:00 |
| |
|