このコースでは、PlanAhead™ ソフトウェアを使用して、デザイン パフォーマンスの向上、I/O ピンのレイアウト計画、およびインプリメンテーションについて学習します。コース内容には、ツール概要、デザイン ルール チェック (DRC) の実行、ピン割り当ての同時スイッチング ノイズ (SSN) 解析、デザイン/タイミング解析、コア作成、 PlanAhead ツールを使用した合成インプリメンテーションが含まれます。
Xilinx社で実施している コースをAvnet Japanで行います。コース詳細は、Xilinx社のHP(http://japan.xilinx.com/training/courses.htm)をご覧ください。

パフォーマンスと機能を最大限に活かすためのデザインの物理的なインプリメンテーションの解析と実行に興味を持つ FPGA 設計者、システム エンジニア

参加条件として以下条件をすべて満たしている方

1. FPGA 設計導入 コースを修了、 または同等の FPGA アーキテクチャおよび ISE® ソフトウェア フローの知識のある方
2. FPGA 設計実践 コースを修了 （推奨）

Xilinx社で実施している コースをAvnet Japanで行います。コース詳細は、Xilinx社のHP(http://japan.xilinx.com/training/courses.htm)をご覧ください。