このコースでは、Spartan-6 アーキテクチャ リソースを有効利用する方法について説明します。コースの内容は、よく使用されるデバイス ファミリに含まれる主なリソース の設計と理解に重点を置いています。
このコースは、２dayコースとなります。 Xilinx社で実施している コースをAvnet Japanで行います。コース詳細は、Xilinx社のHP
(http://japan.xilinx.com/training/courses.htm)をご覧ください。

Xilinx ISE® Design Suite : Logic Edition または System Edition 12.1

FPGA 設計導入コースを修了した方

1. FPGA 設計導入コースの受講（推奨）
2. VHDL または Verilog の中級レベルの知識

1 日目

• Virtex-6 または Spartan-6 FPGA の概要
• CLB アーキテクチャ
• HDL コーディング手法
• 演習 1: CLB リソース
• メモリ リソース
• DSP リソース
• 演習 2: DSP リソース
• 基本的な I/O リソース
• Virtex-6 または Spartan-6 FPGA の I/O リソース
• 演習 3: I/O リソース

2 日目

• 基本的なクロッキング リソース
• Virtex-6 または Spartan-6 FPGA のクロッキング リソース
• 演習 4: クロッキング リソース
• メモリ コントローラ
• 演習 5: メモリ コントローラ
• 専用ハードウェア

このコースは、２dayコースとなります。 Xilinx社で実施している コースをAvnet Japanで行います。コース詳細は、Xilinx社のHP
(http://japan.xilinx.com/training/courses.htm)をご覧ください。