Introduction to VHDL for FPGAs |
VHDLの基本的な文法を解説いたします。
XSTによる論理合成およびALDEC社のシミュレータ（Active-HDL）によるシミュレーションを体験できます。
|
使用ツール
|
- ISE Design Suite
- Active-HDL
|
対象 |
- VHDLの初心者の方
- 回路図設計からVHDLでの設計に切り替えようとしている方
|
参加条件 |
- 初歩的なデジタル回路（カウンタ、デコーダなど）の基礎知識がある方
|
コース内容 |
- VHDLの基本的な文法を説明
- 回路演習
- VHDL記述でテストベンチを作成する
- 作成したデザインをシミュレータで検証する
|
| | |