Introduction to FPGA Design |
|
ISE Foundationを使用して、CPLDの開発フローを体験できます。
開催時間
| 半日（13:00～17:00） |
定員 |
東京会場
8名様
大阪会場
6名様
|
受講料 |
無償
|
|
|
|  |
使用ツール
|
- ISE Foundation
- Active-HDL
|
対象 |
- Xilinx CPLDを設計される方
- Xilinxデバイスを初めて設計される方
|
参加条件 |
- デジタル回路の基礎知識のある方
|
コース内容 |
- ISE Foundationを使用して、XilinxCPLDの回路図および言語による設計フローを学ぶことを目標とします
- 演習では、シミュレーションおよびデモボードへのダウンロードを体験することができます
|
トレーニング内容 |
- CPLDデバイス概要
- プロジェクトの作成
- 回路図およびHDL入力方法
- ･テストベンチ作成
- シミュレーション
- 論理合成
- ユーザ制約
- インプリメンテーション
- CPLDへのダウンロード
|
| | |